PDF Giáo trình thực hành thiết kế vi mạch số với VHDL, Nguyễn Đình Phú, Trương Thị Bích Ngà

Giáo trình thực hành thiết kế vi mạch số với VHDL, Nguyễn Đình Phú, Trương Thị Bích Ngà
450 trang

 

MỤC LỤC
LỜI NÓI ĐẦU ............................................................................................
DANH SÁCH HÌNH ................................................................................ 6
DANH SÁCH BẢNG ............................................................................. 17
MỤC LỤC .............................................................................................. 20
Chương 1: HƯỚNG DẪN SỬ DỤNG KIT FPGA XILINX
FPGA XC3S500E ................................................................................... 27
1.1 GIỚI THIỆU BỘ KIT FPGA - XILINX .......................................... 27
1.2 KHẢO SÁT CÁC THÀNH PHẦN CƠ BẢN CỦA KIT ................. 29
1.2.1 NGUỒN CUNG CẤP......................................................... 29
1.2.2 CÁC SWITCH GẠT – SLICE SWITCH ........................... 29
1.2.3 CÁC NÚT NHẤN – PUSH BUTTON ............................... 30
1.2.4 CÁC LED ĐƠN ................................................................. 32
1.2.5 CÁC LED BẢY ĐOẠN ..................................................... 33
1.2.6 LED MA TRẬN 8×8 .......................................................... 35
1.2.7 LCD 16x2 ........................................................................... 38
1.2.8 BUZZER – CẢM BIẾN NHIỆT 1 DÂY DS18B20
– LED THU HỒNG NGOẠI .............................................. 39
1.2.9 GIAO TIẾP CÔNG SUẤT ULN2003 ................................ 39
1.2.10 GIAO TIẾP IC THỜI GIAN THỰC DS1302 .................... 40
1.2.12 GIAO TIẾP IC DAC 0832 ................................................. 42
1.2.13 GIAO TIẾP VỚI IC MAX232 CHUẨN RS232 ................ 43
1.2.14 GIAO TIẾP CHUẨN PS/2 ................................................. 43
1.2.15 GIAO TIẾP SD CARD ...................................................... 44
1.2.16 GIAO TIẾP VGA ............................................................... 45
1.2.17 XUNG CLOCK .................................................................. 46
1.2.18 GIAO TIẾP SRAM IS61 LV 25616 .................................. 46
1.2.19 GIAO TIẾP SDRAM IS4 2S1 6400/HY57V1620 ............. 48
21
Chương 2: HƯỚNG DẪN SỬ DỤNGISE DESIGN SUITE
14.2 ........................................................................................................... 50
2.1 KHỞI ĐỘNG XILINX ISE DESIGN SUITE .................................. 50
2.2 SOẠN THẢO CHƯƠNG TRÌNH ISE WEBPACK ........................ 51
2.3 TỔNG HỢP CHƯƠNG TRÌNH ....................................................... 56
2.4 GÁN CÁC PORT CHO CÁC CHÂN CỦA THIẾT BỊ LẬP
TRÌNH .............................................................................................. 58
2.5 CÁCH THỨC NẠP CHƯƠNG TRÌNH VÀO THIẾT BỊ
LẬP TRÌNH ..................................................................................... 61
Chương 3: THIẾT KẾ MẠCH TỔ HỢP ............................................ 67
3.1 GIỚI THIỆU ..................................................................................... 67
3.2 MẠCH GIẢI MÃ ............................................................................. 67
3.3 MẠCH MÃ HÓA ............................................................................. 79
3.4 MẠCH ĐA HỢP .............................................................................. 82
3.5 MẠCH GIẢI ĐA HỢP ..................................................................... 87
3.6 MẠCH GIẢI MÃ LED 7 ĐOẠN ..................................................... 89
3.7 MẠCH CỘNG SỐ NHỊ PHÂN ........................................................ 92
3.8 MẠCH CHUYỂN ĐỔI SỐ NHỊ PHÂN THÀNH SỐ BCD ............ 94
3.8.1 NGUYÊN LÝ CHUYỂN ĐỔI ........................................... 94
3.8.2 GIẢI THÍCH NGUYÊN LÝ CHUYỂN ĐỔI .................... 95
3.8.3 CÁC CHƯƠNG TRÌNH CHUYỂN ĐỔI ........................... 96
Chương 4: THIẾT KẾ MẠCH TUẦN TỰ 1: CHIA XUNG,
ĐẾM NHỊ PHÂN, MÔ HÌNH TRẠNG THÁI MÁY ....................... 102
4.1 GIỚI THIỆU ................................................................................... 102
4.2 MẠCH ĐỒNG BỘ THÔNG THƯỜNG ........................................ 102
4.3 CHIA TẦN SỐ ............................................................................... 103
4.4 MẠCH TẠO TÍN HIỆU CHO PHÉP ............................................. 113
4.5 ĐẾM NHỊ PHÂN HIỂN THỊ LED ĐƠN, ĐẾM LÊN, ĐẾM
XUỐNG .......................................................................................... 118
22
4.6 MẠCH ĐỒNG BỘ NGẪU NHIÊN ............................................... 125
4.6.1 GIỚI THIỆU ..................................................................... 125
4.6.2 THIẾT KẾ MẪU – THEO MÔ HÌNH MOORE ............. 126
4.6.3 THIẾT KẾ MẪU – THEO MÔ HÌNH MEALY .............. 128
4.7 CHỐNG DỘI PHÍM NHẤN, SWITCH GẠT ................................ 131
4.7.1 HIỆN TƯỢNG DỘI PHÍM VÀ NÚT NHẤN, MÔ
HÌNH CHỐNG DỘI ......................................................... 131
4.7.2 CÁC CHƯƠNG TRÌNH ỨNG DỤNG DÙNG
NÚT NHẤN CÓ CHỐNG DỘI ....................................... 133
4.8 CÁC CHƯƠNG TRÌNH ĐẾM VÒNG, ĐẾM JOHNSON ............ 148
4.9 THIẾT KẾ CHƯƠNG TRÌNH THEO SƠ ĐỒ KHỐI ................... 174
Chương 5. THIẾT KẾ MẠCH TUẦN TỰ 2: ĐẾM HIỂN
THỊ TRÊN LED 7 ĐOẠN ................................................................... 182
5.1 GIỚI THIỆU ................................................................................... 182
5.2 MẠCH ĐẾM HIỂN THỊ TRÊN LED 7 ĐOẠN QUÉT –
CÁCH 1 .......................................................................................... 182
5.3 MẠCH ĐẾM HIỂN THỊ TRÊN LED 7 ĐOẠN QUÉT –
CÁCH 2 .......................................................................................... 191
5.4 MẠCH ĐẾM NHỊ PHÂN .............................................................. 216
5.5 MẠCH ỨNG DỤNG – ĐỒNG HỒ SỐ ......................................... 220
5.6 MẠCH ĐỌC NHIỆT ĐỘ TỪ CẢM BIẾN 1 DÂY
DS18B20 ........................................................................................ 239
5.6.1 CẢM BIẾN NHIỆT DS18B20 ......................................... 239
5.6.2 HÌNH ẢNH VÀ TÊN CÁC CHÂN CỦA CẢM
BIẾN ................................................................................. 240
5.6.3 SƠ ĐỒ KHỐI CỦA CẢM BIẾN DS18B20 ..................... 241
5.6.4 HOẠT ĐỘNG CỦA CẢM BIẾN DS18B20 .................... 241
5.6.5 HOẠT ĐỘNG CẢNH BÁO QUÁ NHIỆT CỦA
CẢM BIẾN DS18B20 ...................................................... 243
5.6.6 CẤP NGUỒN CHO CẢM BIẾN DS18B20 .................... 243
5.6.7 MÃ 64 BIT CỦA CẢM BIẾN DS18B20 ......................... 244
23
5.6.8 BỘ NHỚ ROM CỦA CẢM BIẾN DS18B20 .................. 244
5.6.9 THANH GHI ĐỊNH CẤU HÌNH CỦA CẢM
BIẾN DS18B20 ................................................................ 246
5.6.10 TRÌNH TỰ HOẠT ĐỘNG CỦA CẢM BIẾN
DS18B20 .......................................................................... 246
5.6.11 CÁC LỆNH HOẠT ĐỘNG CỦA CẢM BIẾN
DS18B20 .......................................................................... 247
5.6.12 CÁC DẠNG TÍN HIỆU CỦA CHUẨN 1 DÂY .............. 252
5.6.13 TRÌNH TỰ KHỞI ĐỘNG – XUNG RESET VÀ
XUNG HIỆN DIỆN ......................................................... 252
5.6.14 CÁC KHE THỜI GIAN ĐỌC/GHI ................................. 253
5.6.15 GIAO TIẾP FPGA VỚI CẢM BIẾN DS18B20 .............. 255
5.6.16 THIẾT KẾ MẠCH ĐỌC NHIỆT ĐỘ TỪ CẢM
BIẾN DS18B20 ................................................................ 256
Chương 6: THIẾT KẾ MẠCH ĐIỀU KHIỂN LCD ........................ 275
6.1 LÝ THUYẾT LCD ......................................................................... 275
6.1.1 GIỚI THIỆU LCD ............................................................ 275
6.1.2 SƠ ĐỒ CHÂN CỦA LCD ............................................... 275
6.1.3 BỘ ĐIỀU KHIỂN LCD VÀ CÁC VÙNG NHỚ ............. 277
6.1.4 CÁC LỆNH ĐIỀU KHIỂN LCD ..................................... 278
6.1.5 CÁC HOẠT ĐỘNG ĐỌC GHI LCD ............................... 281
6.1.6 MÃ ASCII ........................................................................ 282
6.1.7 VÙNG NHỚ HIỂN THỊ DDRAM ................................... 283
6.1.8 LƯU ĐỒ KHỞI TẠO LCD .............................................. 286
6.2 GIAO TIẾP FPGA VỚI LCD THEO BUS DỮ LIỆU 8 BIT ........ 286
6.3 CHƯƠNG TRÌNH HIỂN THỊ KÍ TỰ TRÊN LCD THEO
BUS 8 BIT ...................................................................................... 288
6.4 CÁC CHƯƠNG TRÌNH ĐẾM HIỂN THỊ TRÊN LCD ................ 295
6.5 CÁC CHƯƠNG TRÌNH ĐỒNG HỒ HIỂN THỊ TRÊN
LCD ................................................................................................ 301
24
6.6 CHƯƠNG TRÌNH HIỂN THỊ KÍ TỰ TRÊN LCD DÙNG
BUS 4 BIT ...................................................................................... 314
6.7 VÙNG NHỚ CGRAM CỦA LCD HIỂN THỊ KÍ TỰ TỰ
TẠO, BUS 8 BIT ............................................................................ 319
6.7.1 VÙNG NHỚ CGRAM ..................................................... 319
6.7.2 CÁCH TÌM MÃ KÍ TỰ MONG MUỐN ......................... 321
6.7.3 CÁC CHƯƠNG TRÌNH ỨNG DỤNG CÁC KÍ
TỰ - TỰ TẠO TRÊN LCD .............................................. 321
6.7.4 TẠO MÃ 7 ĐOẠN KÍCH THƯỚC LỚN TRÊN
LCD .................................................................................. 329
6.7.5 CÁC CHƯƠNG TRÌNH ĐẾM SỐ CÓ KÍCH
THƯỚC LỚN TRÊN LCD .............................................. 332
Chương 7: THIẾT KẾ MẠCH GIAO TIẾP BỘ NHỚ RAM ......... 344
7.1 GIỚI THIỆU ................................................................................... 344
7.2 KHẢO SÁT BỘ NHỚ SRAM ........................................................ 344
7.3 BỘ NHỚ SRAM CỦA KIT FPGA ................................................ 351
7.4 THIẾT KẾ BỘ ĐIỀU KHIỂN GHI ĐỌC BỘ NHỚ SRAM .......... 352
7.5 CÁC ỨNG DỤNG DÙNG SRAM ................................................. 357
Chương 8: THIẾT KẾ MẠCH TRUYỀN DỮ LIỆU UART ........... 367
8.1 GIỚI THIỆU ................................................................................... 367
8.2 THIẾT KẾ BỘ NHẬN UART ....................................................... 368
8.2.1 THỦ TỤC LẤY MẪU ..................................................... 368
8.2.2 BỘ TẠO TỐC ĐỘ BAUD – BAUD RATE
GENERATOR .................................................................. 369
8.2.3 BỘ NHẬN UART – UART RECEIVER ......................... 370
8.2.4 MẠCH GIAO TIẾP – INTERFACE CIRCUIT ............... 371
8.3 THIẾT KẾ BỘ PHÁT UART ........................................................ 373
8.4 THIẾT KẾ HỆ THỐNG UART HOÀN CHỈNH ........................... 375
8.5 CÁC MẠCH TRUYỀN DỮ LIỆU GIỮA FPGA VỚI PC
QUA UART .................................................................................... 377
25
8.6 TRUYỀN DỮ LIỆU I2C ................................................................ 392
8.6.1 GIỚI THIỆU ..................................................................... 392
8.6.2 TỔNG QUAN VỀ TRUYỀN DỮ LIỆU I2C ................... 392
8.6.3 DẠNG SÓNG TRUYỀN DỮ LIỆU I2C ......................... 393
8.6.4 KHẢO SÁT IC THỜI GIAN THỰC DS1307 ................. 396
8.6.5 TỐC ĐỘ CHUẨN TRUYỀN DỮ LIỆU I2C ................... 400
8.6.6 FPGA GIAO TIẾP VỚI IC THỜI GIAN THỰC
DS1307 ............................................................................. 400
8.6.7 CÁC CHƯƠNG TRÌNH GIAO TIẾP IC THỜI
GIAN THỰC DS1307 ...................................................... 401
8.6.8 MODULE MỞ RỘNG PORT GIAO TIẾP
CHUẨN I2C ..................................................................... 422
8.7 KHẢO SÁT MODULE LED&KEY .............................................. 423
8.7.1 CẤU TRÚC IC TM1638 .................................................. 424
8.7.2 CHỨC NĂNG CÁC CHÂN ............................................. 425
8.7.3 LỆNH ĐIỀU KHIỂN ....................................................... 425
8.7.4 MA TRẬN PHÍM ............................................................. 427
8.7.5 DẠNG SÓNG GHI ĐỌC DỮ LIỆU ................................ 428
8.7.6 SƠ ĐỒ MODULE LED&KEY ........................................ 430
8.7.7 KẾT NỐI MODULE LED&KEY VỚI FPGA ................. 431
8.7.8 CÁC CHƯƠNG TRÌNH GIAO TIẾP FPGA VỚI
MODULE LED&KEY ..................................................... 431
TÀI LIỆU THAM KHẢO ................................................................... 446