PDF Giáo trình kỹ thuật số, Nguyễn Đình Phú, Nguyễn Trường Duy

Giáo trình kỹ thuật số, Nguyễn Đình Phú, Nguyễn Trường Duy
434 trang

 

MỤC LỤC
Chƣơng 1: CÁC KHÁI NIỆM – HỆ THỐNG SỐ - CÁC LOẠI
MÃ ............................................................................................ 17
I. GIỚI THIỆU ..................................................................................... 19
II. CÁC ĐẠI LƢỢNG SỐ VÀ TƢƠNG TỰ ....................................... 19
1. Hệ thống điện tử tương tự ................................................................... 20
2. Hệ thống điện tử số ............................................................................. 20
3. Hệ thống điện tử tổng hợp gồm cả số và tương tự ............................. 21
4. Ưu điểm của hệ thống số so với hệ thống tương tự ............................ 21
III. SỐ NHỊ PHÂN, MỨC LOGIC VÀ DẠNG SÓNG TÍN
HIỆU SỐ ............................................................................................ 23
1. Số nhị phân ......................................................................................... 23
2. Các mức logic ..................................................................................... 23
3. Dạng sóng tín hiệu số ......................................................................... 24
IV. CÁC HỆ THỐNG SỐ....................................................................... 25
1. Hệ thống số thập phân – decimal system ........................................... 25
2. Hệ thống số nhị phân – binary system ................................................ 25
3. Hệ thống số thập lục phân – hexadecimal system .............................. 27
4. Chuyển đổi giữa các hệ thống số – nhị phân, thập phân, thập
lục phân............................................................................................... 29
V. CÁC LOẠI MÃ ................................................................................. 31
1. Mã BCD (binary coded decimal)........................................................ 31
2. Mã Gray ............................................................................................. 33
3. Chuyển mã nhị phân sang mã Gray .................................................... 34
4. Chuyển mã Gray sang mã nhị phân ................................................... 35
5. Mã ASCII – AMERICAN STANDARD CODE FOR
INFORMATION INTERCHANGE ................................................... 35
VI. BÀI TẬP ............................................................................................ 36
6
Chương 2: CỔNG LOGIC – CÁC ĐỊNH LÝ – THIẾT KẾ
MẠCH ...................................................................................... 39
I. GIỚI THIỆU ..................................................................................... 41
II. CÁC CỔNG LOGIC ........................................................................ 41
1. Phép toán OR – cổng OR ................................................................... 41
2. Phép toán AND – cổng AND ............................................................. 42
3. Phép toán NOT – cổng NOT hay cổng INVERTER .......................... 43
4. Phép toán OR – cổng NOR = cổng OR + cổng NOT ......................... 43
5. Phép toán NAND – cổng NAND = cổng AND + cổng NOT ............ 44
6. Phép toán EX-OR – cổng EX-OR hay còn gọi là XOR ..................... 44
7. Phép toán EX-NOR – cổng EX-NOR hay còn gọi là XNOR ............ 45
III. BIỂU DIỄN CÁC MẠCH ĐIỆN LOGIC – TÍNH TOÁN
GIÁ TRỊ NGÕ RA ............................................................................ 46
1. Biểu diễn các mạch điện ..................................................................... 46
2. Tính toán giá trị ngõ ra của mạch điện số ........................................... 48
IV. CÁC ĐỊNH LÝ LOGIC ................................................................... 48
1. Các định lý .......................................................................................... 48
2. Ứng dụng để đơn giản các biểu thức .................................................. 51
3. Định lý Demorgan .............................................................................. 51
4. Ứng dụng định lý Demorgan ............................................................. 51
V. SỰ ĐA NĂNG CỦA CỔNG NAND, CỔNG NOR ........................ 53
VI. THIẾT KẾ MẠCH TỔ HỢP ........................................................... 54
VII. BÌA KARNAUGH ............................................................................ 57
1. Xây dựng bìa Karnaugh ...................................................................... 57
2. Cách đơn giản bìa Karnaugh theo hàm sop ........................................ 62
3. Đơn giản bìa Karnaugh ....................................................................... 63
4. Cách đơn giản bìa Karnaugh theo hàm pos ........................................ 70
5. Đơn giản bìa Karnaugh theo hàm pos ................................................ 70
VIII. BÀI TẬP ............................................................................................ 71
7
Chương 3: MẠCH MÃ HÓA – MẠCH GIẢI MÃ .................................. 83
I. GIỚI THIỆU ..................................................................................... 84
II. MẠCH MÃ HÓA .............................................................................. 84
1. Khảo sát mạch mã hoá 4 sang 2 với ngõ vào tích cực mức 1 ............. 85
2. Khảo sát mạch mã hoá 8 sang 3 với ngõ vào tích cực mức
thấp ..................................................................................................... 86
3. Khảo sát vi mạch mã hoá 10 đường sang 4 đường 74LS148 ............ 87
III. MẠCH GIẢI MÃ .............................................................................. 88
1. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1 ............... 89
2. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1, có
1 tín hiệu cho phép E .......................................................................... 90
3. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1, có
2 tín hiệu cho phép E1 và E2 ............................................................ 91
4. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 0, có
2 tín hiệu cho phép E1 và E2 ............................................................ 93
IV. MẠCH GIẢI MÃ LED 7 ĐOẠN ..................................................... 94
1. Giới thiệu ............................................................................................ 94
2. Cấu tạo led 7 đoạn .............................................................................. 94
3. Hình ảnh led 7 đoạn ............................................................................ 95
4. Tên các đoạn ....................................................................................... 96
5. Mạch giải mã led 7 đoạn loại anode chung ........................................ 96
V. BÀI TẬP ............................................................................................ 99
Chương 4: MẠCH ĐA HỢP – MẠCH GIẢI ĐA HỢP – MẠCH
SO SÁNH ............................................................................................ 103
I. GIỚI THIỆU ................................................................................... 105
II. MẠCH ĐA HỢP ............................................................................. 105
1. Khảo sát mạch đa hợp 2 kênh ngõ vào ............................................. 106
2. Khảo sát mạch đa hợp 4 kênh ngõ vào ............................................. 107
8
III. MẠCH GIẢI ĐA HỢP ................................................................... 108
1. Khảo sát mạch giải đa hợp 2 kênh ra ................................................ 109
2. Khảo sát mạch giải đa hợp 4 kênh ngõ ra ......................................... 110
IV. GHÉP CÁC MẠCH GIẢI, ĐA HỢP ............................................ 111
1. Yêu cầu số 1 ..................................................................................... 112
2. Yêu cầu số 2 ..................................................................................... 114
3. Yêu cầu số 3 ..................................................................................... 116
V. MẠCH SO SÁNH ........................................................................... 118
1. Khảo sát mạch so sánh 2 số nhị phân 2 bit ....................................... 118
2. Khảo sát mạch so sánh 2 số nhị phân 2 bit có chức năng mở
rộng ............................................................................................ 121
VI. KIỂM TRA CHẴN LẺ - PARITY ................................................ 123
1. Máy phát (máy tính) tạo bit kiểm tra chẵn ....................................... 125
2. Máy thu (modem hoặc máy in) tạo bit kiểm tra chẵn ....................... 126
VII. BÀI TẬP .......................................................................................... 128
Chương 5: MẠCH CỘNG TRỪ NHÂN CHIA SỐ NHỊ PHÂN,
BCD ........................................................................................ 133
I. GIỚI THIỆU ................................................................................... 134
II. MẠCH CỘNG TRỪ NHÂN CHIA SỐ NHỊ PHÂN ................... 134
1. Mạch cộng số nhị phân không dấu ................................................... 134
2. Cộng số nhị phân có dấu................................................................... 139
3. Mạch trừ số nhị phân ....................................................................... 144
4. Mạch nhân hai số nhị phân .............................................................. 147
5. Mạch chia hai số nhị phân ............................................................... 152
III. CHUYỂN ĐỔI GIỮA SỐ NHỊ PHÂN VÀ SỐ BCD ................... 153
1. Phương pháp chia cho 10 lấy số dư .................................................. 153
2. Phương pháp dịch trái ....................................................................... 154
3. Chuyển số BCD sang số nhị phân .................................................... 156
9
IV. CỘNG TRỪ SỐ THẬP LỤC PHÂN ............................................ 156
1. Cộng số thập lục phân ...................................................................... 156
2. Trừ số thập lục phân ......................................................................... 157
V. MẠCH CỘNG TRỪ SỐ BCD ....................................................... 158
1. Cộng hai số BCD .............................................................................. 158
2. Xây dựng mạch cộng hai số BCD .................................................... 159
3. Trừ hai số BCD ................................................................................. 161
VI. BÀI TẬP .......................................................................................... 163
Chương 6: FLIP FLOP ............................................................................ 167
I. GIỚI THIỆU ................................................................................... 168
II. FLIP FLOP RS ............................................................................... 168
1. Flip flop R'S' sử dụng cổng NAND .................................................. 168
2. Flip flop RS có tín hiệu điều khiển cho phép/cấm đổi trạng
thái.. .................................................................................................. 170
3. Flip flop RS hoạt động với xung CK ................................................ 174
III. FLIP FLOP JK .............................................................................. 175
1. Flip flop JK ...................................................................................... 175
2. Flip flop JK có các tín hiệu không đồng bộ ...................................... 178
3. Các dạng khác của các tín hiệu không đồng bộ ................................ 180
4. Thiết lập phương trình đặc tích cho flip flop JK ............................. 182
IV. FLIP FLOP T .................................................................................. 185
1. Flip flop T ......................................................................................... 185
2. Phương trình đặc tính flip flop T ...................................................... 186
V. FLIP FLOP D.................................................................................. 186
1. Flip flop D ........................................................................................ 186
2. Thiết lập phương trình đặc tính cho flip flop D ................................ 187
VI. MẠCH CHỐT ................................................................................. 187
VII. BÀI TẬP .......................................................................................... 189
10
Chương 7: MẠCH ĐẾM .......................................................................... 195
I. GIỚI THIỆU ................................................................................... 197
II. MẠCH ĐẾM NHỊ PHÂN KHÔNG ĐỒNG BỘ .......................... 197
1. Khảo sát mạch đếm nhị phân 4 bit, KĐB, đếm lên sử dụng
FFT với CK tích cực cạnh xuống ..................................................... 197
2. Khảo sát mạch đếm nhị phân 4 bit, KĐB, đếm xuống sử dụng
FFT với CK tích cực cạnh xuống ..................................................... 201
III. MẠCH ĐẾM KHÔNG ĐỒNG BỘ MOD M ................................ 203
1. Khảo sát mạch đếm lên, KĐB, mod 10: sử dụng FFT với CK
tích cực cạnh xuống .......................................................................... 204
2. Khảo sát mạch đếm lên, KĐB, mod 20: sử dụng FFT với CK
tích cực cạnh xuống .......................................................................... 205
IV. MẠCH TỰ ĐỘNG RESET ............................................................ 205
1. Mạch đếm nhị phân 4 bit, KĐB, đếm lên: sử dụng FFT với
CK tích cực cạnh xuống .................................................................. 206
2. Mạch đếm nhị phân 4 bit, KĐB, đếm xuống: sử dụng FFT
với CK tích cực cạnh xuống ............................................................ 206
3. Mạch đếm lên, KĐB, mod 10: sử dụng FFT với CK tích cực
cạnh xuống ....................................................................................... 207
4. Mạch đếm nhị phân 4 bit, KĐB, đếm lên: sử dụng FFT với
CK tích cực cạnh xuống .................................................................. 207
5. Mạch đếm nhị phân 4 bit, KĐB, đếm lên: có trạng thái bắt
đầu khi cấp điện là 1000b ............................................................... 208
V. MẠCH ĐẾM ĐỒNG BỘ ............................................................... 208
1. Khảo sát mạch đếm nhị phân 4 bit, ĐB, đếm lên: sử dụng
FFT với CK tích cực cạnh xuống ..................................................... 209
2. Khảo sát mạch đếm nhị phân 4 bit, ĐB, đếm xuống: sử dụng
FFT với CK tích cực cạnh xuống .................................................... 216
3. Khảo sát mạch đếm nhị phân 4 bit, ĐB, đếm lên/xuống: có
tín hiệu chọn UD - sử dụng FFT với CK tích cực cạnh xuống ........ 217
VI. MẠCH ĐẾM ĐẶT TRƢỚC SỐ ĐẾM ......................................... 218
1. Khảo sát mạch đếm đặt trước số đếm - đếm lên .............................. 218
2. Khảo sát mạch đếm đặt trước số đếm - đếm xuống ......................... 221
VII. BÀI TẬP .......................................................................................... 223
11
Chương 8: THIẾT KẾ MẠCH ĐẾM ..................................................... 233
I. GIỚI THIỆU ................................................................................... 234
II. THIẾT KẾ MẠCH ĐẾM .............................................................. 234
1. Thiết kế mạch đếm nhị phân 4 bit, ĐB, đếm lên, dùng FFT -
CK tích cực cạnh xuống ................................................................... 234
2. Thiết kế mạch đếm nhị phân 4 bit, ĐB, đếm xuống, dùng FFT
- CK tích cực cạnh xuống ................................................................. 238
3. Thiết kế mạch đếm mod 10, ĐB, đếm lên, dùng FFT - CK
tích cực cạnh xuống .......................................................................... 242
4. Thiết kế mạch đếm nhị phân 3 bit, ĐB, đếm lên, dùng FFD -
CK tích cực cạnh xuống ................................................................... 245
III. BÀI TẬP .......................................................................................... 248
Chương 9: THANH GHI DỊCH .............................................................. 249
I. GIỚI THIỆU ................................................................................... 250
II. CÁC CHỨC NĂNG CƠ BẢN CỦA THANH GHI DỊCH .......... 250
III. THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP .......................... 251
IV. THANH GHI VÀO NỐI TIẾP - RA SONG SONG .................... 256
V. THANH GHI VÀO SONG SONG - RA NỐI TIẾP .................... 257
VI. THANH GHI VÀO SONG SONG - RA SONG SONG .............. 258
VII. THANH GHI DỊCH HAI CHIỀU ................................................. 259
1. Mạch đếm Johnson ........................................................................... 260
2. Mạch đếm vòng - Ring counter ........................................................ 262
VIII. BÀI TẬP .......................................................................................... 264
Chương 10: ĐẶC TÍNH IC SỐ HỌ TTL, CMOS VÀ CÁC
MẠCH GIAO TIẾP .............................................................. 271
I. GIỚI THIỆU ................................................................................... 272
II. CÁC THÔNG SỐ VÀ ĐẶC TÍNH HOẠT ĐỘNG CƠ
BẢN .................................................................................................. 272
1. Nguồn cung cấp DC ......................................................................... 272
12
2. Các mức điện áp logic họ CMOS ..................................................... 274
3. Các mức điện áp logic họ TTL ......................................................... 275
4. Miễn nhiễu ........................................................................................ 275
5. Lề nhiễu ............................................................................................ 276
6. Công suất tiêu tán ............................................................................. 277
7. Thời gian trì hoãn truyền .................................................................. 279
8. Tích công suất và tốc độ ................................................................... 280
9. Tải và hệ số tải .................................................................................. 281
III. CÁC MẠCH ĐIỆN HỌ CMOS ..................................................... 283
1. Transistor MOSFET ......................................................................... 283
2. Cổng NOT dùng transistor MOSFET ............................................... 284
3. Cổng NAND dùng transistor MOSFET ........................................... 285
4. Cổng NOR dùng transistor MOSFET .............................................. 286
5. Cổng với cực máng để hở ................................................................. 286
6. Cổng CMOS ba trạng thái ................................................................ 287
7. Các tình huống phòng ngừa khi sử dụng CMOS .............................. 288
IV. CÁC MẠCH ĐIỆN HỌ TTL ......................................................... 289
1. Transistor BJT .................................................................................. 289
2. Cổng NOT họ TTL ........................................................................... 290
3. Cổng NAND họ TTL ........................................................................ 291
4. Các cổng họ TTL cực thu để hở ....................................................... 293
5. Các cổng họ TTL ba trạng thái ......................................................... 293
6. Họ TTL Schottkky ............................................................................ 294
V. CÁC VẤN ĐỀ THỰC TẾ KHI SỬ DỤNG IC HỌ TTL ............ 295
1. Dòng vào và dòng ra ......................................................................... 295
2. Sử dụng cổng cực thu để hở nối mạch theo hàm AND .................... 297
3. Kết nối các ngõ ra Totem-pole ......................................................... 300
4. Mạch đệm/thúc cực thu để hở .......................................................... 300
5. Các ngõ vào TTL không sử dụng ..................................................... 302
13
VI. SO SÁNH HIỆU SUẤT HỌ CMOS VÀ TTL .............................. 304
VII. HỌ IC ECL ..................................................................................... 305
VIII. HỌ IC PMOS, NMOS VÀ E2CMOS ............................................ 306
1. Họ PMOS ......................................................................................... 306
2. Họ NMOS ......................................................................................... 307
3. Học E2CMOS ................................................................................... 308
IX. BÀI TẬP .......................................................................................... 309
Chương 11: MẠCH ĐỊNH THỜI, MẠCH DAO ĐỘNG,
MẠCH ĐƠN ỔN .......................................................... 317
I. GIỚI THIỆU ................................................................................... 318
II. MẠCH DAO ĐỘNG LOGIC ........................................................ 318
1. Khảo sát mạch dao động tạo hai tín hiệu đối xứng dùng cổng
NAND ............................................................................................... 318
2. Khảo sát mạch dao động dùng cổng NOT Schmitt trigger............... 320
3. Khảo sát mạch dao động dùng cổng NAND .................................... 324
4. Khảo sát mạch dao động vòng tròn dùng cổng NOT ....................... 325
5. Khảo sát mạch dao động dùng thạch anh ......................................... 327
III. MẠCH ĐƠN ỔN – MONOSTABLE ............................................ 327
1. Khảo sát mạch đơn ổn dùng cổng NAND ........................................ 327
2. Khảo sát mạch đơn ổn dùng cổng NOR ........................................... 329
3. Khảo sát mạch đơn ổn dùng cổng IC 74LS121 ................................ 331
IV. KHẢO SÁT VI MẠCH 555 ........................................................... 331
1. Cấu trúc vi mạch 555 ........................................................................ 331
2. Mạch dao động dùng vi mạch 555.................................................... 333
3. Mạch đơn ổn dùng vi mạch 555 ....................................................... 339
V. BÀI TẬP .......................................................................................... 343
Chương 12: BỘ NHỚ ............................................................................... 345
I. BỘ NHỚ BÁN DẪN ....................................................................... 347
1. Ma trận bộ nhớ bán dẫn .................................................................... 347
14
2. Địa chỉ và dung lượng bộ nhớ .......................................................... 348
3. Hoạt động cơ bản của bộ nhớ ........................................................... 348
4. Bộ nhớ RAM và ROM ..................................................................... 351
II. BỘ NHỚ RAM ................................................................................ 351
1. Họ bộ nhớ RAM ............................................................................... 351
2. RAM tĩnh – SRAM........................................................................... 353
3. Tổ chức của bộ nhớ SRAM không đồng bộ ..................................... 357
4. Tổ chức cơ bản bộ nhớ SRAM đồng bộ ........................................... 361
5. Tăng địa chỉ bộ nhớ SRAM đồng bộ ................................................ 362
6. Bộ nhớ cache .................................................................................... 363
7. Các tế bào bộ nhớ RAM động (DRAM) .......................................... 364
8. Các loại bộ nhớ DRAM .................................................................... 369
III. BỘ NHỚ ROM................................................................................ 370
1. Họ ROM ........................................................................................... 370
2. ROM mặt nạ ..................................................................................... 381
3. ROM đơn giản .................................................................................. 381
4. Tổ chức bên trong của ROM ............................................................ 384
5. Thời gian truy xuất ROM ................................................................. 385
6. ROM có thể lập trình - PROM ......................................................... 376
7. Bộ nhớ EPROM ................................................................................ 378
IV. BỘ NHỚ FLASH ............................................................................ 380
1. Tế bào nhớ của bộ nhớ flash ............................................................. 381
2. Hoạt động cơ bản của bộ nhớ flash .................................................. 381
3. Ma trận của bộ nhớ flash .................................................................. 383
4. So sánh bộ nhớ flash với các bộ nhớ ROM, EPROM,
EEPROM .......................................................................................... 383
5. So sánh bộ nhớ flash với các bộ nhớ SRAM .................................... 384
6. So sánh bộ nhớ flash với các bộ nhớ DRAM ................................... 384
V. MỞ RỘNG BỘ NHỚ ..................................................................... 385
15
1. Mở rộng từ dữ liệu ............................................................................ 385
2. Mở rộng từ dung lượng bộ nhớ ........................................................ 387
VI. BÀI TẬP .......................................................................................... 389
Chương 13: MẠCH CHUYỂN ĐỔI SỐ SANG TƢƠNG TỰ -
DAC ........................................................................................ 395
I. GIỚI THIỆU ................................................................................... 396
II. MẠCH CHUYỂN ĐỔI TÍN HIỆU SỐ SANG TƢƠNG
TỰ .................................................................................................... 396
1. Khảo sát mạch DAC có trị số điện trở khác nhau ............................ 396
2. Khảo sát mạch DAC có trị số điện trở R/2R .................................... 398
3. Khảo sát vi mạch DAC MC1408 ...................................................... 402
4. Ứng dụng DAC MC1408 làm mạch tạo xung răng cưa ................... 405
5. Hoạt động DAC MC1408 ở vùng điện áp lưỡng cực (âm và
dương) .............................................................................................. 407
6. Các thông số hoạt động của DAC .................................................... 410
III. BÀI TẬP .......................................................................................... 414
Chương 14: MẠCH CHUYỂN ĐỔI TƢƠNG TỰ SANG SỐ -
ADC ........................................................................................ 415
I. GIỚI THIỆU .................................................................................. 416
II. MẠCH CHUYỂN ĐỔI TÍN HIỆU SANG SỐ ............................. 420
1. ADC bậc thang – (stair-step ramp ADC) ........................................ 420
2. ADC xấp xỉ liên tiếp – (Successive approximation ADC) .............. 422
3. ADC hai độ dốc – (Dual Slop ADC) ................................................ 424
4. ADC Flash ........................................................................................ 428
III. BÀI TẬP .......................................................................................... 429
TÀI LIỆU THAM KHẢO ....................................................................... 431